Vivado シミュレータのコンパイルオプション

Vivado シミュレータのコンパイルオプション - 2022.1 日本語

Vivado Design Suite ユーザーガイド: ロジックシミュレーション (UG900)

Document ID

UG900

Release Date

2022-04-21

Version

2022.1 日本語

表 1. Vivado シミュレータのコンパイルオプション
オプション	説明
Verilog options	Verilog インクルードパスを設定し、マクロを定義します。
Generics/Parameters options	ジェネリック/パラメーター値を指定します。
xsim.compile.tcl.pre	コンパイルを実行する前に実行する必要のあるコマンドを含む Tcl ファイル。
xsim.compile.xvlog.nosort	コンパイル中に Verilog ファイルを並べ替えません。
xsim.compile.xvhdl.nosort	コンパイル中に VHDL ファイルを並べ替えません。
xsim.compile.xvlog.relax	厳しい Verilog および SystemVerilog 言語チェックルールを緩和します。
xsim.compile.xvhdl.relax	厳しい VHDL 言語チェックルールを緩和します。
xsim.compile.xvlog.more_options	追加の XVLOG コンパイルオプションを指定します。
xsim.compile.xvhdl.more_options	追加の XVHDL コンパイルオプションを指定します。
xsim.compile.xsc.more_options	追加の XSC コンパイルオプションを指定します。