SAIF (Switching Activity Interchange Format) は、シミュレータ ツールで生成されたスイッチング アクティビティを抽出して保存する ASCII 形式のレポートです。このスイッチング アクティビティは、ザイリンクスの消費電力解析および最適化ツールにバックアノテートして消費電力の測定および見積りに使用できます。
SAIF (Switching Activity Interchange Format) 出力は、ザイリンクス消費電力ツールおよび report_power
Tcl
コマンド用に最適化されています。Vivado シミュレータでは、SAIF ファイルに次の HDL
タイプを記述できます。追加情報は、
『Vivado Design Suite ユーザー ガイド: 消費電力解析および最適化』 (UG907) のこのセクションを参照してください。
- Verilog:
- 入力、出力、入出力ポート
- 内部ワイヤ宣言
- VHDL:
-
std_logic
、std_ulogic
、およびbit
(スカラー、ベクター、配列) 型の入力、出力、入出力ポート。
注記: Vivado Design Suite ではタイミング シミュレーション用の VHDL ネットリストは生成されないので、VHDL ソースは RTL レベルのコード専用で、ネットリスト シミュレーションには使用できません。 -
RTL レベルのシミュレーションの場合、ブロック レベルのポートのみが生成され、内部信号は生成されません。
サードパーティ シミュレータを使用した消費電力解析については、サードパーティ シミュレータを使用したシミュレーション の 消費電力解析用の SAIF の出力 および VCS での SAIF の出力 を参照してください。