注記: ここで説明するプロジェクト ファイルは、Vivado シミュレータのテキスト ベースのプロジェクト ファイルです。Vivado Design Suite で作成されるプロジェクト ファイル (.xpr) とは別のものです。
プロジェクト ファイルを使用してデザイン ファイルを解析するには、<proj_name>.prj というファイル名のテキスト ファイルを作成し、そのプロジェクト ファイル内で次の構文を使用します。
verilog <work_library> <file_names>... [-d <macro>]...[-i <include_path>]...
vhdl <work_library> <file_name>
sv <work_library> <file_name>
vhdl2008 <work_library> <file_name>説明:
<work_library>: 指定した行の HDL ファイルをコンパイルするライブラリ。
<file_names>: Verilog ソース ファイル。各行に複数の Verilog ファイルを指定できます。
<file_name>: VHDL ソース ファイル。1 行に 1 つの VHDL ファイルを指定します。
- Verilog または SystemVerilog の場合:
[-d <macro>]で 1 つまたは複数のマクロを定義できます。 - Verilog または SystemVerilog の場合:
[-i <include_path>]で 1 つまたは複数の<include_path>ディレクトリを定義できます。