[Forwarded Clocks] ページ - 2022.1 日本語

定数入力を持つダブル データレート レジスタにより駆動される出力ポートに対して、生成クロック制約が推奨されます。入力される定数の接続に基づいて、生成クロック位相は正 (0 度の位相シフト) または反転 (180 度の位相シフト) のいずれかに調整されます。制約で使用されるマスター クロックは、ダブル データレート レジスタのクロック ピンに到達するクロックです。次の図 の [Recommended Constraints] に示されている [Source Clock] 列を参照してください。

7 シリーズ デバイス ファミリに対してウィザードで認識されるトポロジを次の図に示します。マスター クロックまたは出力バッファーの特性に制限はありません。

UltraScale デバイス ファミリの場合、ODDR および ODDRE1 プリミティブは、プロパティが ODDR_MODE=TRUE に設定された OSERDESE3 に自動的に変更されます。ウィザードで のトポロジが認識され、OSERDESE3/D[0] は 1 に、OSERDESE3/D[4] は 0 (位相シフトなし) に接続されます。