Verilog で RPM セットを定義する構文 - 2022.1 日本語

RPM セットを Verilog の属性として定義する構文は、次のとおりです。

U_SET の例

(* U_SET = "uset0", RLOC = "X0Y0" *) FD my_reg (.C(clk), .D(d0), .Q(q0));

HU_SET の例

(* HU_SET = "huset0", RLOC = "X0Y0" *) FD other_reg (.C(clk), .D(d1), .Q(q1));