ASIC ではクロック ジッターは通常クロックのばらつき特性で表されますが、ザイリンクス FPGA ではジッター特性は予測可能で、タイミング解析エンジンにより自動的に算出できるほか、別に指定することもできます。