周期および波形は、クロックの理想的な特性を表します。クロックが FPGA に入力され、クロック ツリーを介して伝搬されると、クロック エッジに遅延が発生し、ノイズおよびハードウェアの動作により変動する可能性があります。これらはクロック ネットワーク レイテンシおよびクロックのばらつきと呼ばれます。
クロックのばらつきには、次のものが含まれます。
- クロック ジッター (クロック ジッターを参照)
- 位相エラー
- ユーザーが指定したその他のばらつき (その他のクロックのばらつきを参照)
Vivado IDE では、クロックはデフォルトでレイテンシおよびばらつきを含む伝搬されたクロックとして処理され、クロック ツリー挿入遅延およびばらつきを含む正確なスラック値が算出されます。