低速クロックから高速クロックのマルチサイクル - 2022.1 日本語

ソース クロック CLK1 が低速で、デスティネーション クロック CLK2 が高速である場合を考えます。次の図を参照してください。

次のような 2 つのクロックがあるとします。

• CLK2 の周波数は CLK1 の周波数の 3 倍
• 受信レジスタにクロック イネーブル信号があり、2 つのクロックの間にマルチサイクル パス制約を設定可能。次の図を参照してください。

次の図に、マルチサイクルが設定されていない場合に STA ツールで使用されるセットアップ関係とホールド関係を示します。