[Clock Pair Classification] - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2022-05-04
Version
2022.1 日本語

[Clock Pair Classification] 列には、2 つのクロック間に、共通プライマリ クロック、共通ノード、共通位相、共通周期があるかないか、仮想クロックがあるかないかが表示されます。

次に、この列に表示される可能性のある値を優先度の高いものから順にリストします。条件が検出されると、レポート コマンドで残りのチェックは実行されません。

Ignored
クロック ペア全体にクロック グループ制約、フォルス パス制約、または最大遅延データパスのみの制約が設定されていると、解析は実行されません。
注記: クロック ペアに最大遅延データパスのみの制約が設定されている場合、Inter-Clock Constraints は、セットアップ解析中は Max Delay Datapath Only としてレポートされ、ホールド解析中は Auto Generated False Path としてレポートされます (-delay_type min)。
Virtual Clock
少なくとも 1 つのクロックが仮想クロックであり、共通プライマリ クロックまたは共通ノードのチェックは実行されません。
No Common Clock
2 つのクロックに共通プライマリ クロックはありません。
No Common Period
2 つのクロックに共通周期はありません。
Partial Common Node
2 つのクロックは同期しているように見えますが、クロック乗せ換えパスの一部に共通ノードがなく、安全にはタイミングを合わせられらません。
No Common Node
2 つのクロックは同期しているように見えますが、クロック乗せ換えパスに共通ノードはありません。
No Common Phase
2 つのクロックに既知の位相関係がありません。
Clean
上記のどの条件にも該当しません。