[Timing] - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2022-05-04
Version
2022.1 日本語

タイミング パスのタイミングおよび物理的な特性をレポートするよう設定します。

同等 Tcl オプション: -timing

すべてのパスのレポートを生成するか、特定のタイミング パスのレポートを生成するかを選択できます。[All Paths] をオンにした場合は、[Path delay type] (パス遅延タイプ) をセットアップに対しては [max]、ホールドに対しては [min]、セットアップおよびホールドの両方に対しては [min_max] に設定できます。

同等 Tcl オプション: -setup/-hold

また、[Maximum number of paths per clock group] (クロック グループごとのパスの最大数) も指定できます。

同等 Tcl オプション: -max_paths <arg>

[Specific Paths] をオンにした場合、解析は指定したパス オブジェクトに対して実行されます。フィールドの右側にある参照ボタンをクリックすると Browse ダイアログ ボックスが表示され、パス オブジェクトを検索できます。get_timing_paths コマンドの詳細は、 『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835)このセクションを参照してください。

同等 Tcl オプション: -of_timing_paths <args>

Extend Analysis をオンにすると、指定した各パスに対して拡張解析が実行され、始点へのワースト パスおよび終点からのワースト パスもレポートされます。

同等 Tcl オプション: -extend

注記: ホールド パス解析を [Extend analysis] オプション (Tcl オプション -extend) をオンにして実行すると、パスのセットアップおよびホールドの特性と、ホールド違反の修正がセットアップ タイミングに影響している場合は同じ始点と終点が表示されます。

[Include logic level distribution] をオンにすると、[Number of paths] で指定した数のパスのロジック レベル分布がデザイン解析レポートに含まれます。[All paths] をオンにしている場合は、ここで指定したパスの数が [Maximum number of paths per clock group] の代わりに使用されます。[Specific paths] をオンにしている場合は、特定のパスのみに対してロジック レベル分布が生成されます。

同等 Tcl オプション: -logic_level_distribution -logic_level_dist_paths <arg>