すべての I/O ポートをザイリンクス 7 シリーズ FPGA デザインに配置するなど、セルを FPGA の特定のロケーションに配置できます。タイミング クロージャを試みる前に I/O を配置することをお勧めします。
I/O の配置は、FPGA ファブリックでのセルの配置に影響します。ほかのセルをファブリックに手動で配置すると、クロック ロジックおよびマクロの配置がより一貫したものになります。
制約 | 使用法 | 注記 |
---|---|---|
LOC | ゲートまたはマクロを特定のサイトに配置します。 | SLICE サイトには、BEL サイトと呼ばれるサブサイトがあります。 |
BEL | スライスのサブサイトを基本エレメントに使用するよう指定します。 |