DDR メモリ コントローラー (DDRMC) - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: 消費電力解析および最適化 (UG907)

Document ID
UG907
Release Date
2022-04-26
Version
2022.1 日本語

Versal® ACAP デバイスには、最大 4 つのハード化された DRAM コントローラーが含まれます。これには PS または PL からアクセスできますが、NoC を介して接続する必要があります。DRAM メモリ コントローラーには、NoC を使用してのみアクセス可能です。各メモリ コントローラー インスタンスは、4 つのシステム ポートを使用して NoC に接続されます。これらの各ポートは、3 つのトラフィック タイプを持つ双方向の 128 ビット データパスです。データ ピンごとにサポートされる最大データ レートは、LPDDR4/4X では 4266 Mb/s、DDR4/4E では 3200 Mb/s です。詳細は、 『Versal プライム シリーズ データシート: DC 特性および AC スイッチ特性』 (DS956) の「メモリ インターフェイス コントローラー」を参照してください。DDRMC は NoC IP を使用して設定し、消費電力パラメーターは NoC コンパイラを使用して計算されます。詳細は、 『Versal ACAP Programmable Network on Chip および Integrated Memory Controller LogiCORE IP 製品ガイド』 (PG313) を参照してください。次の図に、DDRMC の [Power] ウィンドウを示します。

図 1. DDRMC の [Power] ウィンドウ
注記: NoC と DDRMC の消費電力は、合成後およびインプリメンテーション後にレポートできます。ザイリンクスでは、プロジェクト フローを使用している場合は、合成後またはインプリメント後のデザインを開いた後、Tcl コマンド update_noc_qos を使用して NoC および DDRMC の消費電力をレポートすることをお勧めします。