PCIe - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: 消費電力解析および最適化 (UG907)

Document ID
UG907
Release Date
2022-04-26
Version
2022.1 日本語

Versal® ACAP デバイスには、MAC 列に PCIe と示される専用 PCIe® コアがあります。これは、エンベデッド DMA エンジンを使用しないスタンドアロンの Gen4x8 コアです。このコアは、Gen1、Gen2、Gen3、および Gen4 ライン レートをサポートし、リンク幅は x1、x2、x4、x8、または x16 です (x16 では Gen1 ~3 のスピードのみをサポート)。 PCIe® ブロック、ブロック RAM/UltraRAM、GT、およびファブリック クロッキングの組み合わせにより、PCI Express の 3 層 (物理層、データ リンク層、およびトランザクション層) すべてがインプリメントされます。PCIe の消費電力は、[Hard IP] セクションにレポートされます。詳細は、 『Versal ACAP Integrated Block for PCI Express 製品ガイド』 (PG343) を参照してください。

Versal プレミアム デバイスは、 Gen5x4 データ レートまでをサポート可能な PCIe5 をサポートします。

図 1. PCIe ビュー