デザイン開発の各段階でシミュレーションを実行し、デザインが要件どおりに動作するかを検証します。検証方法には、デザインの開発段階、複雑さ、または企業の方針に応じて、さまざまなものがあります。次のセクションでは、収集可能な重要なデータについてと、消費電力解析にこのデータを使用した場合によくあるミスについて説明します。消費電力を正確に見積もるには、デザインのアクティビティ レートを現実的なものにすることが重要です。アクティビティ レートが、シミュレーションされるブロックに入力されるデータの標準動作またはワースト ケースの動作を表すようにします。このような情報は、機能の検証中に提供されるとは限りません。場合によっては、無効なデータやコマンドが入力されたときにシステムがそれを対処し、安定した状態を保つことができる点を検証するため、無効なデータが入力されることもあります。そのようなテスト ケースを使用して消費電力解析を実行すると、デザイン ロジックが通常のシステム動作のようにスティミュラスが入力されないので、消費電力を正確に見積もることができない場合があります。
- システム トランザクション レベル
- デザイン サイクルの初期段階で、PCB 上のデバイス間のトランザクション、またはデバイス アプリケーションの異なるファンクション間のトランザクションを記述している場合があります。この記述から、一部の I/O ポートとほとんどのクロック ドメインのアクティビティをファンクション ブロックごとに抽出できます。この情報は、 Xilinx® Power Estimator スプレッドシートに入力するときに役立ちます。
- デバイス記述レベル
- アプリケーションの RTL を定義しながら、ビヘイビアー シミュレーションを実行して機能を検証する必要がある場合があります。これは、データフローおよびクロック サイクルに対する計算の有効性を検証するのに役立ちます。この段階では、使用されるデバイス リソース、その数、およびコンフィギュレーション データはありません。手動でリソース使用量を推定して、I/O ポートまたは内部制御信号 (セット、リセット、クロック イネーブル) のアクティビティを抽出できます。この情報を適用すると、Xilinx Power Estimator スプレッドシートの精度を高めることができます。シミュレータでノード アクティビティを抽出し、SAIF ファイル フォーマットでエクスポートできます。このファイルを保存しておくと、後の Vivado® デザイン フローでより正確な消費電力解析をするときに使用できます。たとえばインプリメンテーション後のシミュレーションを実行しない場合は、配置配線後にこのファイルを使用できます。
- デバイス インプリメンテーション レベル
- インプリメンテーション プロセスのさまざまな段階でシミュレーションを実行すると、消費電力に関連して、それぞれに異なる結果が得られるので、それを抽出しておくことができます。この追加情報を使用すると、Xilinx Power Estimator スプレッドシートおよび Vivado 消費電力解析をより正確に見積もることができます。また、I/O ポートおよび特定のモジュールのアクティビティを保存することも可能で、合成後、配置後、配線後の Vivado 消費電力解析で再利用できます。
- 合成後
- ネットリストがターゲット デバイスで使用可能な実際のリソースにマップされます。
- 配置後
- ネットリスト コンポーネントが実際のデバイス リソースに配置されます。このパッキング情報から、最終的なロジック リソース数および設定がわかるので、Xilinx Power Estimator スプレッドシートを更新できます。
- 配線後
- 配線が完了すると、使用される配線リソースに関するすべての詳細およびデザインに含まれる各パスの正確なタイミング情報が定義されます。インプリメントされた回路の機能をベスト ケースおよびワースト ケースのゲートおよび配線遅延で検証できるだけでなく、シミュレータは内部ノードの正確なアクティビティをレポートし、グリッチを含めることができます。このレベルの消費電力解析を基に、プロトタイプのボードで消費電力を実際に計測する前に、最も正確な消費電力を見積もることができます。