注記: Debug Bridge IP は Versal ACAP ではサポートされません。
Debug Bridge IP コアは、デザイン内のデバッグ コアと通信するためのオプションを複数提供するコントローラーです。
Debug Bridge は、XVC (ザイリンクス仮想ケーブル) を使用して、JTAG ケーブルを使わずに、イーサネットなどのインターフェイスを介してデザインをリモートでデバッグするためのものです。
また、Dynamic Function eXchange およびフィールド アップデートを伴う Tandem PCIe デザインのデバッグにもよく使用されます。フィールド アップデートを伴う Tandem PCIe デザインのデバッグおよび Debug Bridge の詳細は、 『UltraScale+ Devices Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG213) を参照してください。
Debug Bridge は、JTAG が推奨される通信およびデバッグ メカニズムではないシステムでも PCIe® コアと一緒に使用できます。PCIe コアと Debug Bridge 使用した XVC フローの詳細は、 『UltraScale+ Devices Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG213) を参照してください。
Debug Bridge コア IP の詳細は、 『Debug Bridge LogiCORE IP 製品ガイド』 (PG245) を参照してください。