このブリッジ タイプは、ザイリンクス仮想ケーブル (XVC) を使用するデザインで、JTAG ケーブルを使用せずに、イーサネットなどのインターフェイスを介してリモートで FPGA または SoC デバイスをデバッグすることを目的にしています。このモードでは、Debug Bridge は AXI4-Lite インターフェイスを介してザイリンクス仮想ケーブル コマンドを受信します。ザイリンクス仮想ケーブルを介して FPGA デバイス上でデザインをデバッグする場合は、このモードを使用します。
詳細は、 『Debug Bridge LogiCORE IP 製品ガイド』 (PG245) を参照してください。
図 1. AXI to BSCAN モードの Debug Bridge