ILA コアとタイミングに関する考慮事項 - 2022.1 日本語

ILA コアを設定すると、デザイン全体のタイミング目標の達成に影響します。タイミングへの影響を最小限に抑えるためには、次をお勧めします。

• プローブ幅を注意して選択します。プローブ幅が大きいほど、リソース使用量とタイミングの両方への影響も大きくなります。
• ILA コアのデータの深さを注意して選択します。データの深さが大きいほど、ブロック RAM リソース使用量とタイミングの両方への影響も大きくなります。
• ILA に選択するクロックはフリーランニング クロックにします。そうでないと、デザインがデバイスに読み込まれたときに、デバッグ コアと通信できなくなる可能性があります。
• デバッグ コアを追加する前にデザインのタイミング クロージャを達成しておきます。デバッグ コアは、タイミング関連の問題をデバッグするためには使用しないでください。
• ILA コアへのクロック入力がプローブされた信号と同期するようにします。こうしておかないと、デザインがデバイスにプログラムされたときに、タイミング問題が発生したり、デバッグ コアと通信できなくなる可能性があります。
• ハードウェアで実行する前にデザインがタイミングを満たすようにしておかないと、結果の信頼性が低くなります。
• Versal アーキテクチャではない場合: dbg_hub へのクロックはフリーランニング クロックにします。そうでないと、デザインがデバイスに読み込まれたときに、デバッグ コアと通信できなくなる可能性があります。Tcl コマンドの connect_debug_port を使用すると、デバッグ ハブの clk ピンをフリーランニング クロックに接続できます。
• Versal アーキテクチャではない場合: ILA デバッグ コアを追加したためにタイミングが悪化し、クリティカル パスが dbg_hub にある場合は、次を実行してください。
  1. 合成済みデザインを開きます。
  2. ネットリストで dbg_hub セルを見つけます。
  3. dbg_hub のプロパティを確認します。
  4. C_CLK_INPUT_FREQ_HZ プロパティを見つけます。
  5. dbg_hub に接続されるクロックの周波数 (Hz) をそれに設定します。
  6. C_ENABLE_CLK_DIVIDER プロパティを見つけて、オンにします。
  7. デザインをインプリメントし直します。