JTAG-to-AXI Master デバッグ コアはカスタマイズ可能なコアで、AXI トランザクションを生成し、ランタイム時に AXI 信号を FPGA 内部に駆動できます。このコアは、すべてのメモリ マップされた AXI および AXI4-Lite インターフェイスをサポートし、32 または 64 ビットのデータ幅のインターフェイスをサポートできます。
デザインに追加した JTAG-to-AXI Master (JTAG-AXI) コアは、[Hardware] ウィンドウのターゲット デバイスの下に表示されます。JTAG-AXI コアが表示されていない場合は、デバイスを右クリックして Refresh Hardware をクリックします。FPGA デバイスが再度スキャンされ、[Hardware] ウィンドウの表示が更新されます。
注記: FPGA デバイスをプログラムまたは更新しても ILA コアが表示されない場合は、デバイスが正しい .bit ファイルでプログラムされているか、インプリメント済みデザインに ILA コアが含まれているかを確認してください。
JTAG-AXI コア (次の図の hw_axi_1) をクリックすると、[AXI Core Properties] ウィンドウにプロパティが表示されます。
図 1. [Hardware] ウィンドウに表示される JTAG-to-AXI Master コア
