デバッグ用にネットをマークしたら、それらのネットをデバッグ コアに割り当てます。Vivado Design Suite の Set Up Debug ウィザードを使用すると、デバッグ コアを自動作成し、デバッグ ネットをコアの入力に割り当てることができます。
Set Up Debug ウィザードを使用してデバッグ コアを挿入するには、次の手順に従います。
- [Debug] ウィンドウの [Unassigned Debug Nets] フォルダーを使用するか、ネットを直接クリックして、デバッグするネットを選択します (オプション)。
- Vivado Design Suite のメイン メニューから Set up Debug をクリックします。 をクリックするか、Flow Navigator の [Synthesized Design] セクションの
- Next をクリックします。[Specify Nets to Debug] ページが開きます。
- オプションで、さらにネットを追加したり、一覧から既存のネットを削除するには、Find Nets to Add をクリックします。デバッグ ネットを右クリックして Remove Nets をクリックしても、表からネットを削除できます。重要: [Netlist] またはその他のウィンドウでネットをクリックして、[Nets to Debug] のリストにドラッグすることもできます。
- デバッグ ネットを右クリックして Select Clock
Domain をクリックし、ネットの値をサンプリングするクロック ドメインを変更します。 注記: Set Up Debug ウィザードは、同期エレメントのパスを検索し、デバッグ ネットに最適なクロック ドメインを自動的に選択しようとします。この選択は必要に応じて [Select Clock Domain] ダイアログ ボックスで変更できますが、表に含まれる各クロック ドメインはそれぞれ別の ILA コア インスタンスになることに注意してください。ヒント: ILA コアのタイミングへの影響を最小限に抑えるためのヒントは、 『ザイリンクス FPGA および SoC 用 UltraFast 設計手法ガイド』 (UG949) の「ILA コアとタイミングに関する考慮事項」を参照してください。
- デバッグ ネットの選択が完了したら、Next をクリックします。 注記: Set Up Debug ウィザードにより、クロック ドメインにつき 1 つの ILA コアが挿入されます。デバッグのために選択されたネットは、挿入された ILA コアのプローブ ポートに自動的に割り当てられます。ウィザードの最終ページはコア生成のサマリ ページで、検出されたクロック数、生成および削除される ILA コアの数が示されます。
- ADVANCED トリガー モードをイネーブルにする場合は [Advanced Trigger] チェック ボックスをオンに、BASIC キャプチャ モードをイネーブルにする場合は [Capture Control] チェック ボックスをオンにします。Next をクリックし、最後のページに進みます。 注記: Vivado ハードウェア マネージャーで使用する際の ADVANCED トリガー モードまたは BASIC キャプチャ モードについては、「ハードウェアでのロジック デザインのデバッグ」を参照してください。
- 内容を確認したら Finish をクリックし、合成済みデザイン ネットリストに ILA コアを挿入および接続します。
- [ILA (Integrated Logic Analyzer) General Options] ページで ILA データ深さ ([Sample of Data Depth]、C_DATA_DEPTH)、入力パイプ段数 ([Input Pipe Stages]、C_INPUT_PIPE_STAGES)、キャプチャ制御機能のイネーブル ([Capture Control]、C_EN_STRG_QUAL)、ADVANCED トリガー機能 ([Advanced Trigger]、C_ADV_TRIGGER) を設定します。これらのオプションの説明は、「デバッグ コアのプロパティの変更」を参照してください。
- これで、デバッグ ネットが ILA デバッグ コアに割り当てられました。