System ILA (System Integrated Logic Analyzer) 機能を使用すると、FPGA デバイスのインプリメント後のデザインをインシステムでデバッグできます。IP インテグレーター ブロック デザインでインターフェイスおよび信号を監視する必要がある場合は、この IP を使用します。インターフェイスおよび信号関連のハードウェア イベントをトリガーし、データをシステム速度でキャプチャするためにも使用できます。FPGA または ACAP デバイス上でデザインをデバッグするときに、ハードウェア マネージャーでインターフェイス イベントをわかりやすく表示できます。この IP には、AXI インターフェイスのデバッグおよび監視機能と、AXI4-MM および AXI4-Stream プロトコル チェックが含まれます。
System ILA コアは監視しているデザインに同期するので、そのデザインに適用されるデザイン クロック制約はすべて、System ILA コアのコンポーネントにも適用されます。System ILA コア IP の詳細は、
『System Integrated Logic Analyzer LogiCORE IP 製品ガイド』 (PG261) を参照してください。
注記:
Versal®
デバイスでは、Versal ILA コアを使用しないと System ILA の機能を使用できません。