ザイリンクス Versal® ACAP アーキテクチャは、以前のアーキテクチャとは異なり、異なるデバッグ IP およびインフラストラクチャを使用してデバッグ コアを接続しますが、そのデバッグ フローはさまざまな意味でこれまでの FPGA アーキテクチャと似ています。このセクションでは、従来のデバッグ フローとの違いをいくつか説明します。
ザイリンクス Versal® ACAP アーキテクチャは、以前のアーキテクチャとは異なり、異なるデバッグ IP およびインフラストラクチャを使用してデバッグ コアを接続しますが、そのデバッグ フローはさまざまな意味でこれまでの FPGA アーキテクチャと似ています。このセクションでは、従来のデバッグ フローとの違いをいくつか説明します。