Vivado シリアル I/O 解析を使用したデザインのデバッグ - 2022.1 日本語

Vivado® シリアル I/O 解析機能は、デザインに含まれる IBERT デバッグ IP コアにアクセスするために使用します。Vivado シリアル解析機能を使用するには、Flow Navigator で [PROGRAM AND DEBUG] → Open Hardware Manager をクリックします。

デザインのデバッグ手順は、次のとおりです。

1. ハードウェア ターゲットに接続し、FPGA を .bit ファイルでプログラムします。
2. リンクを作成します。
3. リンク設定を変更してステータスを確認します。
4. 必要に応じてスキャンを実行します。