インシステム シリアル I/O の検証およびデバッグを可能にするため、Vivado Design Suite にはシリアル I/O 解析機能が含まれています。この機能を使用すると、FPGA ベース システムの高速シリアル I/O リンクを計測および最適化できます。Vivado シリアル I/O 解析機能は、単純なクロックや接続の問題から複雑なマージン解析およびチャネル最適化の問題まで、さまざまなインシステム デバッグおよび検証の問題を解決するために使用できます。Vivado シリアル I/O 解析機能を使用すると、ほかの外部装置を使用するのと比較して、受信信号にレシーバー イコライゼーションが適用された後の信号の質が計測されるという利点があります。これにより、TX から RX へのチャネルの最適なポイント、つまり実際の正しいデータが計測されます。
Vivado ツールでは、ギガビット トランシーバー エンドポイントを実行するために使用されるデザインおよびランタイム ソフトウェアを生成でき、高速シリアル I/O チャネルを計測し、最適化するのに利用できます。IBERT デザインを生成する方法は、「シリアル I/O ハードウェア デバッグ フロー」を参照してください。ランタイム Vivado シリアル I/O 解析機能の使用方法は、「ハードウェアでのシリアル I/O デザインのデバッグ」を参照してください。