デバッグ コアのインスタンシエーション - 2022.1 日本語

デバッグ コアを生成したら、HDL ソースにインスタンシエートし、デバッグ用にプローブする信号に接続します。次に、Verilog HDL ソース ファイルの ILA インスタンスの例を示します。

u_ila_0 
(
 .clk(clk),
 .probe0(counterA),
 .probe1(counterB),
 .probe2(counterC),
 .probe3(counterD),
 .probe4(A_or_B),
 .probe5(B_or_C),
 .probe6(C_or_D),
 .probe7(D_or_A)
);