デバッグ コアのクロック - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ (UG908)

Document ID
UG908
Release Date
2022-04-26
Version
2022.1 日本語

Vivado IP カタログから使用可能なデバッグ コアすべてに、監視される入力プローブ、またはデバッグ コアにより駆動される出力信号と同期されるクロックが必要です。コアの検出およびデバッグ計測段階では、クロックがフリーランニングで安定しており、監視または駆動される信号に同期している必要があります。これらの条件が満たされないと、サイクルが不正確なデータになる可能性があります。

デバッグ ハブ IP は、ホスト マシン (シリアル インターフェイスをサポートする BSCAN プリミティブを介す) とチップ上のデバッグ コア (パラレル インターフェイスをサポートする XSDB を介す) 間のブリッジとして使用します。BSCAN プリミティブのクロックは、直列でデバッグ ハブ IP に対するチップからのデータの入力と出力を切り替えます。デバッグ ハブ IP は、データを収集してから、デバッグ ハブ クロックを使用してパラレル インターフェイスのデバッグ コアすべてに送信します (またはデバッグ コアで受信します)。デバッグ コア クロックの中にフリーランニングでなかったり、安定していないものがある場合は、データが破損し、「Debug Cores not detected」というメッセージが表示されます。データが破損しないようにするには、デバッグ コアの検出プロセス中に JTAG クロックとデバッグ ハブ クロックがフリーランニングで安定するようにすることが重要です。

  1. デバッグ ハブ クロックは、フリーランニングで安定している必要があります。ザイリンクスでは、制約が正しく付けられ、タイミングを満たしているクロック分周器からクロックが駆動されるようにすることをお勧めしています。
  2. クロックが MMCM/PLL から駆動される場合は、MMCM/PLL の LOCKED 信号がデバッグ コアの測定前に High になるようにします。クロックがデバッグ コアに接続されていて、MMCM/PLL の LOCKED 信号がデバッグの最中に 0 に遷移する場合は、クロックにかなりのジッターが含まれ、デバッグ ロジックが予測不可能な状態になることがあります。
  3. デバッグ コアを検出するには、これらのコアを使用して測定してからデータを取り込みます。関連するクロックはすべてフリーランニングで安定している必要があります。

次の表は、さまざまなデバッグ段階とその特定段階に必要なクロックを示しています。

表 1. デバッグ段階別クロック要件
デバッグ段階 JTAG クロック デバッグ ハブ クロック デバッグ コア クロック 2
ターゲットへの接続 安定 1 なし なし
プログラミング 安定 1 なし なし
デバッグ コアの検出 安定 1 安定 なし
デバッグ コアの測定 3 安定 1 安定 1 安定
  1. 安定クロック: イベント中に一時停止/停止しないクロック。
  2. デバッグ コア クロックがデバッグ ハブ クロックとは異なると想定した場合。
  3. デバッグ コアの測定段階には、デバッグ コアのプロパティの get または set を実行するすべての段階が含まれます。