IP インテグレーターの System ILA デバッグ コアを使用すると、FPGA 上でデザインにインシステム デバッグを実行できます。Versal デバイスでは System ILA コアがサポートされていません。インターフェイス デバッグには、AXIS インターフェイスを使用した標準 ILA がサポートされています。この機能は、IP インテグレーター デザインでインターフェイスおよび信号を監視する必要がある場合に使用します。
ブロック デザインでインターフェイスおよびネットをデバッグする手順は、 『Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計』 (UG994) のこのセクションを参照してください。
IP インテグレーター ブロック デザインに System ILA デバッグ コアをインスタンシエートしている場合は、波形ウィンドウで AXI トランザクションとその読み出しおよび書き込みイベントをデバッグおよび監視できます。