7 シリーズ デバイスでの Pblock の作成 - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange (UG909)

Document ID
UG909
Release Date
2022-06-07
Version
2022.1 日本語

リコンフィギュレーション後にリセットを適用で説明したように、RESET_AFTER_RECONFIG を使用する場合は、RP の高さがクロック領域の境界に揃っていることが必要です。RESET_AFTER_RECONFIG を使用しない場合は、RP の高さは任意に選択できます。

RP の幅も、インターコネクトおよびクロック リソースを効率的に使用できるように適切に設定する必要があります。Pblock の長方形の左辺および右辺は、インターコネクト列 (INT-INT) の間ではなく、2 つのリソース列 (CLB-CLB、CLB-ブロック RAM、CLB-DSP など) の間に配置する必要があります。これにより、配置配線ツールでスタティック ロジックおよびリコンフィギャラブル ロジックの両方にすべてのリソースが活用されます。この手法に従っていない場合、インプリメンテーション DRC によりガイダンスが提供されます。