FPGA をコンフィギュレーションするシステム デザイン - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange (UG909)

Document ID
UG909
Release Date
2022-06-07
Version
2022.1 日本語

パーシャル BIT ファイルは、フル BIT ファイルと同様に FPGA にダウンロードできます。外部マイクロプロセッサにより、どのパーシャル BIT ファイルをダウンロードすべきか、その BIT ファイルが外部メモリ空間のどこにあるかが判断され、パーシャル BIT ファイルが JTAG、Select MAP、シリアル インターフェイスなどの標準 FPGA コンフィギュレーション ポートに送信されます。FPGA は、パーシャル BIT ファイルを受信しているという特別な指示なしで、パーシャル BIT ファイルを正しく処理します。

フル BIT ファイルをダウンロードする前には、通常 FPGA コンフィギュレーション インターフェイスの INIT または PROG 信号をアサートします。パーシャル BIT ファイルをダウンロードする前に、これを実行しないでください。INIT または PROG 信号をアサートすると、パーシャル BIT ファイルでなくフル BIT ファイルが送信されます。

動作中のデザインにパーシャル BIT ファイルが送信されることを示す (イネーブル信号を保持、クロックをディスエーブルにするなど) には、専用 FPGA コンフィギュレーション ピンを使用するのではなく、デザイン内で実行する必要があります。FPGA をコンフィギュレーションするシステム デザイン に、マイクロプロセッサを介したコンフィギュレーション プロセスを示します。

図 1. マイクロプロセッサを介したコンフィギュレーション

Dynamic Function eXchange では、標準コンフィギュレーション インターフェイスに加え、内部コンフィギュレーション アクセス ポート (ICAP) によるコンフィギュレーションがサポートされています。ICAP プロトコルは SelectMAP と同じで、ターゲット デバイスのコンフィギュレーション ユーザー ガイドに説明されています。FPGA デザインの HDL 記述に ICAP ライブラリ プリミティブをインスタンシエートし、パーシャル BIT ファイルをコンフィギュレーション ポートに送信する前に解析および制御できます。パーシャル BIT ファイルは、汎用 I/O またはギガビット トランシーバーを介して FPGA にダウンロードし、その後 FPGA プログラマブル ロジックの ICAP に転送できます。

DFX ポートとフォーマットの規則:

  • 暗号化されたパーシャル ビットストリームは、初期コンフィギュレーションも暗号化されている場合にのみ、どのポートにも送信できます。すべてのビットストリームに同じキーを使用する必要があります。
  • デバイスの初期ビットストリームが暗号化されている場合、暗号化されていないパーシャル ビットストリームは ICAP にのみ送信できます。
  • パーシャル ビットストリームの認証は、 および Kintex デバイスではサポートされておらず、Zynq デバイスでのみサポートされます。
  • 暗号化 7 シリーズ BIT ファイルの Dynamic Function eXchange では、8 ビット バスのみの ICAP を使用する必要があります。
  • ビットストリーム リードバック セキュリティがレベル 2 に設定されていなければ、外部コンフィギュレーション ポートを介したリコンフィギュレーションが可能です。