ザイリンクスでは、次の理由から、複数のリコンフィギャラブル パーティション (RP) 間の直接タイミング パスを回避することをお勧めします。
- RP 間の境界信号にスタティック境界最下位セルがない場合、DFX フローで両方の RP に PPLOC を配置する必要があります。その結果、拡張配線での PPLOC の削減などのツール機能は使用できません。PPLOC が存在すると、その後のリコンフィギャラブル モジュール (RM) インプリメンテーション (Vivado プロジェクト モードでは子インプリメンテーションとも呼ばれる) でも配線の問題が発生します。
- RP を通過するタイミング パスにスタティック境界最下位セルがない場合、2 つの RP の RM の組み合わせにタイミングを満たさないものがある可能性があります。デザインのスタティック部分に同期タイミング ポイントがないことにより、現在読み込まれている RM によってはタイミングおよびハードウェア エラーが発生することもあります。この問題は、HDPR-34 および HDPR-35 DRC によりレポートされます。