Versal ACAP 独自のデバイス構造により、ダイナミック リコンフィギュレーションと関連ソリューションの新たな可能性が提供されます。このセクションでは、Versal 特定のユース ケースをリストします。
従来の SoC ブート
従来の SoC ブート ソリューションでは、Versal デバイスの適応型エンジンのプログラマブル ロジック (PL) をコンフィギュレーションする前に、スカラー エンジンのプロセッサをブートして DDR メモリにアクセスできます。これにより、Linux のような DDR ベースのソフトウェアを起動してから PL を起動できます。PL は、必要に応じて、任意のプライマリまたはセカンダリ ブート デバイス、あるいは DDR イメージ ストアを介して後でコンフィギュレーションできます。従来の SoC ブート機能は、Versal ブート シーケンスを Zynq UltraScale+ MPSoC と同様に扱うことを意図しています。このソリューションは、Vivado IP インテグレーターを介した Dynamic Function eXchange フローを使用して構築されており、自動フロアプラン生成およびフロー特定のデザイン ルール チェック (DRC) が含まれます。PL 全体はダイナミックで、オペレーティング システムと DDR メモリ アクセスはアクティブな状態に維持しながら完全に再読み込みできます。
従来の SoC ブートは、CPM (PCIe コントローラー、DMA 機能を含む) と共に使用することはできず、PL のサブ領域のダイナミック リコンフィギュレーションはサポートされていません。デザイン要件、チュートリアルを含む従来の SoC ブートの詳細は、ザイリンクス GitHub リポジトリから入手可能な従来の SoC ブート チュートリアルを参照してください。