Vivado IDE は、プランニングおよび表示タスクに使用できます。Device ウィンドウを使用して、フロアプラン用に Pblock 制約を作成および変更するのが、そのよい例です。
- 合成済みスタティック デザインと最大の RM を開きます。次に、
『Vivado Design Suite チュートリアル: Dynamic Function eXchange』 (UG947) のチュートリアル デザインを使用したコマンド例を示します。
open_checkpoint synth/Static/top_synth.dcp set_property HD.RECONFIGURABLE true [get_cells inst_count] read_checkpoint -cell [get_cells inst_count] synth/count_up/count_synth.dcp set_property HD.RECONFIGURABLE true [get_cells inst_shift] read_checkpoint -cell [get_cells inst_shift] synth/shift_right/shift_synth.dcpこれでフル コンフィギュレーションがメモリに読み込まれ、RP が定義されます。
- RP 用の Pblock 制約を作成するには、[Netlist] ウィンドウでインスタンス (この場合は inst_count または inst_shift) を右クリックし、Draw Pblock をクリックします。Device ウィンドウで矩形を作成し、この RP のリソースを選択します。
- この Pblock を選択すると、[Properties] ウィンドウに使用可能なリソース数と必要なリソース数が表示されます。必要な数は現在読み込まれている RM によって異なり、ほかのモジュールの要件は異なる場合があることに注意してください。適切な形状 (L 字型など) を作成するために矩形を追加する必要がある場合は、Device ウィンドウで Pblock を右クリックし、Add Pblock Rectangle をクリックします。
- デザイン ルール チェック (DRC) を実行して、メモリ内のコンフィギュレーションでフロアプランおよびその他の項目を検証します。DRC を実行するには、 をクリックし、Partial
Reconfiguration がオンになっていることを確認します (Vivado IDE でのフロアプラン を参照)。Pblock に
HD.RECONFIGURABLEが設定されていない場合、1 つの DRC のみが実行可能で、次の図に示されているようにすべては表示されません。
これらの DRC は、Tcl コンソールまたはスクリプトで report_drc コマンドを使用して実行します。パーシャル リコンフィギュレーション用のチェックのみを実行する場合は、次のコマンドを使用します。
report_drc -checks [get_drc_checks HDPR*]デザイン プロセスの特定の段階に対するチェックを実行するには、-ruledeck オプションを使用できます。たとえば、配置配線済みのデザインに対して次のコマンドを実行できます。
report_drc -ruledeck bitstream_checks フロアプラン制約を保存するには、[Tcl Console] ウィンドウに次のコマンドを入力します。
write_xdc top_fplan.xdcこの制約ファイルに保存された Pblock 制約は、直接使用するか、別の最上位デザイン制約ファイルにコピーして使用できます。この XDC ファイルには、新しく追加した制約だけでなく、メモリに読み込まれている現在のデザインの制約すべてが含まれます。
注意:
Vivado IDE の または同等のボタンを使用してデザイン全体を保存しないでください。読み込まれているデザインをこの方法で保存すると、合成済みスタティック デザイン チェックポイントが RM と追加制約を含む新しいバージョンで上書きされます。