FPGA デザインの最適化には、常にトレードオフがあります。Dynamic Function eXchange も同じです。パーティションを越える最適化は実行されず、リコンフィギャラブル フレームには特定のレイアウト制約が必要です。これらは、リコンフィギュレーション デザインを構築する際の追加のコストです。タイミングおよびエリアの追加のオーバーヘッドは、デザインによって異なります。影響を最小限に抑えるには、このガイドに示されているデザイン ガイドラインに従います。
リコンフィギャラブル デザインのコンフィギュレーションを構築する際、最初に最も困難なコンフィギュレーションをインプリメントするようにします。選択した物理領域に、各 RP の各 RM 用に十分なリソース (特にブロック RAM、DSP48 など) があることを確認し、各 RP でタイミングまたはエリアに関して最も困難な RM を選択します。その後のコンフィギュレーションの RM がすべて最初の RM より小型または低速であれば、要件を満たすのが楽になります。タイミングは、すべての RM の要件が満たされるように設定する必要があります。
どの RM が最も困難かが判断しにくい場合は、各モジュールをスタティックと共にインプリメントし、それぞれに対してスタティックを配置配線します。リソース使用率統計およびタイミング レポートを確認し、どのコンフィギュレーションがデザイン要件を最も簡単に満たしているか、許容誤差が最も厳しいのはどれか、最も大きいマージンでタイミングを満たしていないのはどれかを調べます。
重要: 要件との差が最も大きいコンフィギュレーションに集中し、要件が満たされるまでデザイン ソース、制約、およびストラテジを反復実行します。ある時点で、1 つのコンフィギュレーションをスタティック デザインに使用する結果と決定する必要があります。スタティック ロジックのそのインプリメンテーションをほかのコンフィギュレーションすべてで使用します。