コンフィギュレーションの速度は、パーシャル BIT ファイルのサイズおよびコンフィギュレーション ポートの帯域幅に直接関係しています。表 1、表 1、表 2 に、各デバイス ファミリの異なるコンフィギュレーション ポートの最大帯域幅を示します。
表 1. 7 シリーズ デバイスのコンフィギュレーション ポートの最大帯域幅
| コンフィギュレーション モード |
最大クロック レート |
データ幅 |
最大帯域幅 |
| ICAP |
100 MHz |
32 ビット |
3.2 Gb/s |
| SelectMAP |
100 MHz |
32 ビット |
3.2 Gb/s |
| シリアル モード |
100 MHz |
1 ビット |
100 Mb/s |
| JTAG |
66 MHz |
1 ビット |
66 Mb/s |
表 2.
UltraScale デバイスのコンフィギュレーション ポートの最大帯域幅
| コンフィギュレーション モード |
最大クロック レート |
データ幅 |
最大帯域幅 |
| ICAP/MCAP |
200 MHz |
32 ビット |
6.4 Gb/s |
| ICAP/MCAP (SSI)
1
|
125 MHz |
32 ビット |
4.0 Gb/s |
| SelectMAP |
125 MHz |
32 ビット |
4.0 Gb/s |
| シリアル モード |
150 MHz |
1 ビット |
150 Mb/s |
| シリアル (SSI デバイス) |
100 MHz |
1 ビット |
100 Mb/s |
| JTAG |
50 MHz |
1 ビット |
50 Mb/s |
| JTAG (SSI デバイス) |
20 MHz |
1 ビット |
20 Mb/s |
- SLR をプログラムするのにマスター SLR へ送信される場合、ICAP と同じ SLR にプログラミングされる場合は、速い方のレートを使用できます。コンフィギュレーション クロック周波数の最大値は、スピード グレードや動作電圧によって、これらの値よりも小さくなることがあります。詳細は、ターゲット デバイスのデータシートを参照してください。
|
表 3.
UltraScale+ デバイスのコンフィギュレーション ポートの最大帯域幅
| コンフィギュレーション モード |
最大クロック レート |
データ幅 |
最大帯域幅 |
| ICAP/MCAP |
200 MHz |
32 ビット |
6.4 Gb/s |
| ICAP/MCAP (SSI)
1
|
125 MHz |
32 ビット |
4.0 Gb/s |
| BPI |
125 MHz |
16 ビット |
2.0 Gb/s |
| QSPI |
125 MHz |
4-bit |
500 Mb/s |
| SelectMAP |
125 MHz |
32 ビット |
4.0 Gb/s |
| シリアル モード |
125 MHz |
1 ビット |
125 Mb/s |
| JTAG |
66 MHz |
1 ビット |
66 Mb/s |
| JTAG (SSI デバイス) |
20 MHz |
1 ビット |
20 Mb/s |
- SLR をプログラムするのにマスター SLR へ送信される場合、ICAP と同じ SLR にプログラミングされる場合は、速い方のレートを使用できます。コンフィギュレーション クロック周波数の最大値は、スピード グレードや動作電圧によって、これらの値よりも小さくなることがあります。詳細は、ターゲット デバイスのデータシートを参照してください。
|
ビットストリームの正確な長さは、write_bitstream
-raw_bitfile コマンドで write_bitstream オプションを使用して作成された .rbt ファイルに含まれます。この数値と帯域幅から、コンフィギュレーションの総時間を算出します。次に、ロー ビット ファイルのヘッダーの例を示します。
Xilinx ASCII Bitstream
Created by Bitstream 2019.2
Design name: led_shift_count;UserID=0XFFFFFFFF
Architecture: kintex7
Part: 7k325tffg900
Date: Mon Mar 16 16:42:05 2015
Bits: 1211072
11111111111111111111111111111111