パーティション ピンの配置 - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange (UG909)

Document ID
UG909
Release Date
2022-06-07
Version
2022.1 日本語

RP の各ピンにはパーティション ピン (PartPin) があります。デフォルトでは、これらの PartPin はツールにより自動的に RP Pblock 範囲内に配置されます (必須)。多くの場合、この自動配置で十分ですが、タイミング クリティカルなインターフェイス信号や密集度の高いデザインでは、PartPin の配置を制御する必要がある場合があります。次に、これを実行する例を示します。

  • ピンの一部またはすべての HD.PARTPIN_RANGE 制約を定義します。
    set_property HD.PARTPIN_RANGE {SLICE_Xx0Yx0:SLICE_Xx1Yy1 SLICE_XxNYyN:SLICE_XxMYyM} 
    [get_pins <rp_cell_name>/*]

    デフォルトでは、HD.PARTPIN_RANGE は Pblock 範囲全体に設定されます。ユーザー範囲を定義することにより、PartPin が指定のエリアに配置され、タイミングを向上したり、密集を緩和したりできます。

    重要: PartPin の配置を調べる際は、境界沿い、特に Pblock の角では、配線リソースに制限があるので注意してください。PartPin の配置では、パーティション ピンが分散され、境界沿いではインターコネクトごとのパーティション ピンの数が最小限になり、Pblock の中央に向かって PartPin の密集度が増加するよう配置されます。カスタム HD.PARTPIN_RANGE 制約を定義する際は、分散させるのに十分な範囲を指定してください。そうしないと、PartPin の周辺で配線が密集します。