次の用語は、Dynamic Function eXchange 機能に特有の用語であり、このガイドで使用されます。
ブロック デザイン コンテナー (BDC)
ボトムアップ合成
1 つまたは複数のプロジェクトで、デザインをモジュールごとに合成する手法。Vivado では、ボトムアップ合成はアウト オブ コンテキスト (OOC) 合成と呼ばれます。OOC 合成では OOC モジュールごとに個別のネットリスト (または DCP) が作成されます。Dynamic Function eXchange では、モジュールの境界を越えて最適化が実行されないようにするため、OOC 合成が必要です。OOC 合成では、最上位 (またはスタティック) ロジックは各 OOC モジュールのブラック ボックス モジュール定義と共に合成されます。
コンフィギュレーション
各リコンフィギャラブル パーティション (RP) に対して 1 つの RM を含む完全なデザイン。Dynamic Function eXchange FPGA プロジェクトには、複数のコンフィギュレーションがあります。各コンフィギュレーションに対して、フル BIT ファイル 1 つと、各 RM にパーシャル BIT ファイルが 1 つずつ生成されます。
コンフィギュレーション フレーム
FPGA コンフィギュレーション メモリ空間のアドレス指定可能な最小セグメント。リコンフィギャラブル フレームは、最下位エレメントから構成されます。ザイリンクス デバイスでは、基本リコンフィギャラブル フレームは幅が 1 エレメント (CLB、ブロック RAM、DSP)、高さが 1 クロック領域です。フレームに含まれるリソース数は、デバイス ファミリによって異なります。
内部コンフィギュレーション アクセス ポート (ICAP)
内部コンフィギュレーション アクセス ポート (ICAP) は、SelectMAP インターフェイスの内部バージョン。詳細は、 『7 シリーズ FPGA コンフィギュレーション ユーザー ガイド』 (UG470) または 『UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド』 (UG570) を参照してください。
メディア コンフィギュレーション アクセス ポート (MCAP)
MCAP は、各 UltraScale™ デバイス特定の PCIe® ブロック 1 つからコンフィギュレーション エンジンへの専用リンクです。このエントリ ポイントは、ザイリンクス PCIe IP をコンフィギュレーションするときに有効にできます。
パーティション
デザインの再利用のために階層境界で定義されたデザインの論理セクション。新しくインプリメントするか、以前のインプリメンテーションを保持します。保持されたパーティションは、機能が同一であるだけでなく、インプリメンテーションも同一です。
パーティション定義 (PD)
これは RTL プロジェクト フローのみで使用される用語です。パーティション定義は、モジュール インスタンス (または RP) に関連付けられている RM セットを定義します。PD はモジュールのすべてのインスタンスに適用され、モジュール インスタンスのサブセットに関連付けることはできません。
パーティション ピン
スタティック ロジックとリコンフィギャラブル ロジックの間の論理および物理接続。パーティション ピンは、ツールで自動的に接続、配置、および管理されます。
パーシャル リコンフィギュレーション (PR)
パーシャル ビットストリームをダウンロードすることにより動作中の FPGA デザインのロジックのサブセットを変更できるザイリンクス シリコン テクノロジ。全体的なソリューション名は Dynamic Function eXchange に変更されていますが、シリコンの基本的な機能はそのままなので、Vivado では、基本的な Tcl コマンドなどに PR がそのまま使用されます。
プロセッサ コンフィギュレーション アクセス ポート (PCAP)
プロセッサ コンフィギュレーション アクセス ポート (PCAP) は、内部コンフィギュレーション アクセス ポート (ICAP) と類似した、Zynq-7000 SoC デバイスをコンフィギュレーションする場合に使用されるプライマリ ポートです。詳細は、 『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) を参照してください。
プログラマブル ユニット (PU)
リコンフィギュレーションに最低限必要なリソース。PU のサイズはリソースのタイプによって異なります。UltraScale アーキテクチャでは隣接のサイトと配線リソース (インターコネクト タイル) が共有されるので、PU はペアで定義されます。
リコンフィギャラブル フレーム
リコンフィギャラブル フレーム (このガイドで「コンフィギュレーション フレーム」と呼ばれるもの以外) は、FPGA 内でリコンフィギュレーション可能な最小領域です。リコンフィギャラブル フレームのビットストリーム サイズは、フレームに含まれるロジックのタイプによって異なります。
リコンフィギャラブル ロジック
RM の一部である論理エレメント。パーシャル BIT ファイルを読み込むと、これらの論理エレメントが変更されます。LUT、フリップフロップ、ブロック RAM、DSP ブロックなど、さまざまなタイプの論理コンポーネントをリコンフィギュレーションできます。
リコンフィギャラブル モジュール
RP にインプリメントされるネットリストまたは HDL 記述。1 つの RP には複数の RM が含まれます。
リコンフィギャラブル パーティション
インスタンスをリコンフィギャラブルと定義する属性セット。異なる RM がインプリメントされる階層レベルです。opt_design、place_design、route_design などの Tcl コマンドでは、インスタンスに設定されている HD.RECONFIGURABLE プロパティが検出され、正しく処理されます。
スタティック ロジック
RP に含まれない論理エレメント。スタティック ロジックはパーシャル リコンフィギュレーションされることはなく、RP がリコンフィギュレーションされている間もアクティブです。最上位ロジックとも呼ばれます。
スタティック デザイン
パーシャル リコンフィギュレーション中に変更されないデザイン部分。最上位モジュールと、リコンフィギャラブルと定義されていないすべてのモジュールを含みます。スタティック デザインは、スタティック ロジックとスタティック配線で構成されます。