ザイリンクス高速トランシーバー (GTH、GTY) は、RP 内でサポートされます。ほかのリコンフィギャラブル サイト タイプと同様に、PU 全体を含める必要があります。UltraScale GT トランシーバーの PU には、次のものが含まれます。
- 4 つの GT_CHANNEL サイト (GT クワッド)
- 関連の GT_COMMON サイト
- 関連の BUFG_GT_SYNC サイト
- 関連の BUFG_GT サイト
- 関連のインターコネクトおよび CLB サイト
必要な GT PU は、クロック領域の高さ全体です。以前のアーキテクチャと同様に、GT コンポーネントをスタティック ロジックに配置し、その機能を DPR を使用して変更することも可能です。UltraScale および UltraScale+ のトランシーバーの詳細は、 『UltraScale アーキテクチャ GTH トランシーバー ユーザー ガイド』 (UG576) または 『UltraScale アーキテクチャ GTY トランシーバー ユーザー ガイド』 (UG578) を参照してください。
Virtex UltraScale+ 広帯域幅メモリ (HBM) デバイスでは、ほかの UltraScale+ デバイスと同様、Dynamic Function eXchange がサポートされます。HBM コントローラーをスタティック領域に配置するのか、ダイナミック領域に配置するのかはユーザーが決めることができます。AXI High Bandwidth Memory Controller IP がアクティブな HBM 基準クロックを使用してスタティック領域に保持だれる場合、メモリ インターフェイスはアクティブのままになり、すべてのメモリ コンテンツが保持されます。セルフ リフレッシュ モードを使用すると、メモリが必要ない場合に節電できます。この IP が RM に配置されると、リコンフィギュレーションされ、メモリの内容が Vivado でのカスタマイズに応じて初期化し直されます。HBM Controller IP の詳細は、https://japan.xilinx.com/products/intellectual-property/hbm.html を参照してください。