この資料に関連する設計プロセス - 2022.1 日本語

Vivado Design Suite チュートリアル: プログラムおよびデバッグ (UG936)

Document ID
UG936
Release Date
2022-05-20
Version
2022.1 日本語

ザイリンクスの資料は、開発タスクに関連する内容を見つけやすいように、標準設計プロセスに基づいて構成されています。 Versal® ACAP デザイン プロセスのデザイン ハブおよびデザイン フロー アシスタントは、ザイリンクス ウェブサイトからアクセスできます。この資料では、次の設計プロセスについて説明します。

ハードウェア、IP、プラットフォーム開発
ハードウェア プラットフォーム用の PL IP ブロックの作成、PL カーネルの作成、論理シミュレーション、および Vivado® タイミング、リソース使用、消費電力クロージャの評価を実行します。システム統合用のハードウェア プラットフォームの開発も含まれます。 この設計プロセスに該当するトピックは、次のとおりです。
ボード システム設計
回路図およびボード レイアウトを使用して PCB を設計します。消費電力、熱、およびシグナル インテグリティに関する考慮事項も含まれます。 この設計プロセスに該当するトピックは、次のとおりです。