ザイリンクスの資料は、開発タスクに関連する内容を見つけやすいように、標準設計プロセスに基づいて構成されています。 Versal® ACAP デザイン プロセスのデザイン ハブおよびデザイン フロー アシスタントは、ザイリンクス ウェブサイトからアクセスできます。この資料では、次の設計プロセスについて説明します。
- ハードウェア、IP、プラットフォーム開発
-
ハードウェア プラットフォーム用の PL IP ブロックの作成、PL カーネルの作成、論理シミュレーション、および
Vivado®
タイミング、リソース使用、消費電力クロージャの評価を実行します。システム統合用のハードウェア プラットフォームの開発も含まれます。 この設計プロセスに該当するトピックは、次のとおりです。
- デザインをデバッグするためのネットリストの挿入
- HDL インスタンシエーションを使用したデザインのデバッグ
- Vivado Design Suite でデザインをデバッグするための VIO コアの使用
- Synplify Pro 合成ツールおよび Vivado Design Suite を使用したデザインのデバッグ
- Vivado ロジック解析を使用したハードウェアでのデバッグ
- ECO フローを使用したインプリメンテーション後のデバッグ プローブの置換
- インクリメンタル コンパイル フローを使用したデザインのデバッグ
- Vivado ILA コアを使用した JTAG-AXI トランザクションのデバッグ
- ボード システム設計
- 回路図およびボード レイアウトを使用して PCB を設計します。消費電力、熱、およびシグナル インテグリティに関する考慮事項も含まれます。 この設計プロセスに該当するトピックは、次のとおりです。