デザインをデバッグするためのネットリストの挿入 - 2022.1 日本語

Vivado Design Suite チュートリアル: プログラムおよびデバッグ (UG936)

Document ID
UG936
Release Date
2022-05-20
Version
2022.1 日本語

この演習では、ソースの HDL および合成後のネットリストでデバッグするために信号を指定します。それから、ILA (Integrated Logic Analyzer) コアを作成し、デザインをインプリメンテーションまで進めます。最後に、 Vivado® ツールを使用して KC705 ターゲット ボードに接続し、Vivado Integrated Logic Analyzer を使用してデザインをデバッグします。