手順 1: サンプル デザインへのデバッグ コアの追加 - 2022.1 日本語

Vivado Design Suite チュートリアル: プログラムおよびデバッグ (UG936)

Document ID
UG936
Release Date
2022-05-20
Version
2022.1 日本語
  1. Vivado IDE を起動します。

    次のいずれかの方法で Vivado IDE を起動します。

    • Windows デスクトップの Vivado IDE のアイコンをダブルクリックします。
    • コマンド ターミナルで「vivado」と入力します。

    Getting Started ページで Open Example Project.

  2. [Open Example Project] ダイアログ ボックスで Next をクリックします。
  3. CPU (合成済み) デザイン テンプレートを選択し、Next をクリックします。
  4. [Project Name] ページで次のように設定します。
    • [Project name]: project_cpu_incremental
    • [Project location]: <Project_Dir>

    Next をクリックします。

  5. [Default Part] で xc7k70tfbg676-2 を選択し、Next をクリックします。
  6. [New Project Summary] にプロジェクトの詳細が表示されます。内容を確認し、Finish をクリックします。
  7. デフォルト ビューで Vivado IDE が開いたら、合成済みデザインを開きます。
  8. [Netlist] ウィンドウで cpuEngine 階層で指定されている次の信号セットを選択し、右クリックして Mark Debug を選択し、MARK_DEBUG プロパティを適用します。
    cpuEngine/dcqmem_dat_qmem[*],
    cpuEngine/dcpu_dat_qmem[*],
    cpuEngine/dcqmem_adr_qmem[*],
    cpuEngine/du_dsr[*],
    cpuEngine/dvr0__0[*],
    cpuEngine/du_dsr[*],
    cpuEngine/dcqmem_sel_qmem[*]


    または次の Tcl コマンドを使用して、指定の信号に MARK_DEBUG プロパティを設定します。
    set_property mark_debug true [get_nets [list {cpuEngine/dcqmem_dat_qmem[*]}
     {cpuEngine/dcpu_dat_qmem[*]} {cpuEngine/dcqmem_adr_qmem[*]} 
    {cpuEngine/du_dsr[*]} {cpuEngine/dvr0__0[*]} {cpuEngine/du_dsr[*]} 
    {cpuEngine/dcqmem_sel_qmem[*]}]]
  9. Flow Navigator で Set Up Debug をクリックし、Set Up Debug ウィザードを起動します。

  10. Set Up Debug ウィザードが開いたら、Next をクリックします。

  11. [ILA Core Options] が表示されたら Next をもう一度クリックします。
  12. [Set Up Debug Summary] が表示されたら、デバッグ コアが 1 つ作成されているのを確認し、Finish をクリックします。
  13. [Debug] ウィンドウで u_ila_0 コアがデザインに挿入されているのを確認します。

  14. File > Constraints > Save をクリックするか、または Save Constraints ボタンをクリックして、新しいデバッグ XDC コマンドを保存します。