Manage IP プロジェクトを作成するときにどのシミュレーション言語を選択したかによって (次の図を参照)、get_files コマンドの結果は異なります。
一部の IP では、シミュレーションの言語を [Verilog] や [VHDL] ではなく、[Mixed] に指定していないと、ビヘイビアー シミュレーションができない可能性があります。
合成済みデザイン チェックポイントが利用可能な場合は、Vivado Design Suite で構造ネットリストが自動生成されるので、その構造ネットリストを使用してシミュレーションを実行する必要があります。
選択したシミュレータ言語に基づいて、IP でビヘイビアー シミュレーション ファイルが配布される場合は、出力ファイルを生成するときに、出力ファイルのリストに [Behavioral Simulation] が表示されます。
ただし、IP に選択したシミュレータ用のシミュレーション ファイルが含まれなない場合は、次の図のように [Structural Simulation] が表示されます。
ヒント: 構造シミュレーション出力ファイルは、Verilog および VHDL の両方に対して、合成済みデザイン チェックポイントが生成されるたびに常に生成されます。どのシミュレーション言語が選択されているかでビヘイビアー シミュレーションができるかどうかが変わってくるので、
get_files でシミュレーション ファイルを検索しても検索結果が変わります。