このガイドの補足情報は、次の資料を参照してください。
- 『ザイリンクス FPGA および SoC 用 UltraFast 設計手法ガイド』 (UG949)
- 『UltraFast Vivado HLS 設計手法ガイド』 (UG1197)
- 『UltraFast エンベデッド デザイン設計手法ガイド』 (UG1046)
- 『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900)
- 『Vivado Design Suite ユーザー ガイド: 高位合成』 (UG902)
- 『Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange』 (UG909)
- 『Vivado Design Suite チュートリアル: Dynamic Function eXchange』 (UG947)
- 『Vivado Design Suite ユーザー ガイド: 階層デザイン』 (UG905)
- 『Vivado Design Suite ユーザー ガイド: System Generator を使用したモデル ベースの DSP デザイン』 (UG897)
- 『Vivado Design Suite ユーザー ガイド: インプリメンテーション』 (UG904)
- 『Vivado Design Suite ユーザー ガイド: 消費電力解析および最適化』 (UG907)
- 『IP リリース ノート ガイド』 (XTP025)
- 『Platform Cable USB II データシート』 (DS593)
- ザイリンクス デザイン ツール WebTalk ページ
- Vivado QuickTake ビデオ チュートリアル
- Vivado Design Suite の資料
- 『PS および PL ベースの 1 G/10 G イーサネット ソリューション』 (XAPP1305)
- 『Zynq-7000 SoC のセキュア ブート』 (XAPP1175)
- 『Model Composer ユーザー ガイド』 (UG1262)
- 『PetaLinux ツール資料: リファレンス ガイド』 (UG1144)