デザインの合成と ILA コアの挿入 - 2022.1 日本語

合成が終了すると、[Synthesis Completed] ダイアログ ボックスが表示されます。

[Schematic] ウィンドウと [Debug] ウィンドウが表示されます。メイン ウィンドウの下部に [Debug] ウィンドウが表示されない場合は、メニューから [Windows] → [Debug] をクリックして開くことができます。次の図に、[Debug] ウィンドウを示します。

デバッグ用にマークしたネットはすべて [Debug] ウィンドウの [Unassigned Debug Nets] フォルダーの下に表示されます。これらのネットは、Integrated Logic Analyzer (ILA) のプローブに接続する必要があります。次の手順で、ILA コアを挿入し、これらの割り当てられていないネットを ILA のプローブに接続します。

または、メニューから Tools > Set Up Debug をクリックします。

次の図に示すように、Set up Debug ウィザードが開きます。

次の図に示すような [Nets to Debug] ページが開きます。

アドバンス トリガー機能を使用すると、トリガー メカニズムをより詳細に制御できます。[Advanced trigger] をオンにすると、ランタイム時に設定可能なトリガー ステート マシン言語がイネーブルになります。

ステートごとに 3 方向分岐があり、ステート マシンの一部として使用可能なステートは 16 個あります。アドバンス トリガー機能の一部として、4 つのカウンターと 4 つのプログラマブル カウンターが使用可能で、アナライザーで表示可能です。

キャプチャ制御機能を使用すると、基本的なデータ キャプチャだけでなく、条件に一致するデータのみをキャプチャできます。これにより、ブロック RAM のスペースが不要に使用されることがなくなり、効率的なソリューションが提供されます。

ILA コアを挿入すると、[Debug] ウィンドウの表示は次のようになります。

プローブ情報には、そのプローブに割り当てられた信号の数も表示されます。

たとえば次の図では、probe0 に 32 個の信号 (microblaze_1_axi_periph_m02_axi_WDATA の 32 ビット) が割り当てられています。

これで、デザインをインプリメントしてビットストリームを生成する準備が整いました。

ILA コアを挿入してネットリストに変更を加えたので、ビットストリームを生成する前にデザインを保存するかどうか尋ねるダイアログ ボックスが表示されます。

デザインを保存してアクティブな制約ファイルに適切な制約を記述するか、新しい制約ファイルを作成します。

次の図に示すように、制約ファイルには合成済みネットリストに ILA コアを挿入するために使用されたすべてのコマンドが含まれます。

プロジェクトを保存する利点は、デバッグ用にマークされた信号が元のブロック デザインと同じであれば、これらの制約により処理されるので、合成後に手動で ILA コアを挿入する必要がないことです。このため、この後デザインを変更しても、手動でコアを挿入する必要はありません。

デバッグ用ネットをさらに追加する場合 (またはネットのデバッグ用マークを解除する場合) は、合成済みネットリストを開いて、Set Up Debug ウィザードで適切な変更を加える必要があります。

コアの挿入後にプロジェクトを保存しない場合は、制約ファイルにそれらの制約は含まれないので、この後デザインを変更したときに合成済みネットリストに ILA コアを手動で挿入する必要があります。

最上位デザインにデバッグ コアと信号プローブを挿入したら、Vivado ハードウェア マネージャーでデザインをデバッグできます。Vivado ハードウェア マネージャーとデバイスのプログラムおよびデバッグに関する詳細は、 『Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ』 (UG908) のこのセクションを参照してください。