デザイン全体を IP インテグレーターを使用して作成することもできますが、通常のデザインには HDL、IP、および IP インテグレーター ブロック デザイン (BD) が含まれます。このセクションでは、新しい IP インテグレーター ベース デザインの作成方法の概要を示します。
次の図に示すように、 Vivado® IDE の GUI で Create Project をクリックして、新規プロジェクトを作成します。
Vivado Design Suite では、さまざまなデザイン プロジェクト タイプがサポートされます。詳細は、 『Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力』 (UG895) のこのセクションを参照してください。
プロジェクトにブロック デザイン (BD) を追加または作成するには、RTL プロジェクトを作成するか、Example Project をクリックします。New Project ウィザードで、HDL デザイン ファイル、ユーザー制約、およびその他の種類のデザイン ソース ファイルをプロジェクトに追加できます。
デザイン ソース、既存の IP、デザイン制約を追加したら、次の図に示すように、プロジェクトのターゲットとするデフォルトのザイリンクス デバイスまたはプラットフォーム ボードを選択できます。詳細は、IP インテグレーターでのプラットフォーム ボード フローの使用 を参照してください。
Tcl コマンドでプロジェクトを作成するには、create_project と set_property コマンドを組み合わせて使用します。
create_project <project_name> <project_path> -part <part>
set_property BOARD_PART <board_part> [current_project]
set_property TARGET_LANGUAGE <vhdl/verilog> [current_project]
特定の Tcl コマンドに関する詳細は、 『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835) を参照してください。