ZIP ファイルには、UltraScale+用のチュートリアル デザイン ファイルを含む UltraScale+ フォルダーがあります。
UltraScale+™ チュートリアル デザイン ファイルの内容は次のとおりです。
ソース ファイル | 説明 |
---|---|
/src | シミュレーションのためのデザイン HDL とテストベンチが含まれます。 |
/src/dut_fpga.v | デザインの最上位モジュールです。 |
/src/dut.v /src/Cascade_bram.v /src/Noncascade_bram.v /src/bram_top_cascade.v /src/bram_top_noncascade.v /src/bram_tdp_cas.v /src/bram_tdp_noncas.v |
その他のデザイン ブロックです。 |
dut_fpga_zcu102.xdc | デザインのクロッキングおよびタイミング制約が含まれます。 |
/src/testbench.v | デザインをシミュレーションするためのテストベンチです。 |