AI 引擎 graph 应用仿真 - 2022.1 简体中文

本章描述了可用于在不同的抽象层、精度层和速度层对 AI 引擎应用进行仿真的各种执行目标。AI 引擎 graph 可在 4 种不同环境内进行仿真。

x86 仿真器是一种快速功能仿真器，如 x86 功能仿真器 中所述。它应用于对 AI 引擎 graph 进行功能仿真，适用于内核与 graph 的功能开发与验证。但它无法提供时序、资源或性能信息。

AI 引擎仿真器 (aiesimulator) 会对 AI 引擎阵列的时序和资源进行建模，同时为 NoC 和 DDR 存储器使用传输事务级 SystemC 模型。这样即可加速完成 AI 引擎应用的性能分析、准确估算 AI 引擎资源使用情况并提供周期近似的时序信息。

在 x86 功能仿真器与 AI 引擎仿真器中，与 AI 引擎对接的 PL 接口可通过未定时的外部流量来实践。同样，使用用户 graph 的 main() 函数作为 C 语言测试激励文件即可配置和控制 AI 引擎。此测试激励文件数据输入和输出并未定时，用户 graph 的 main() 函数充当虚拟仿真平台。

如需对整个系统进行快速功能仿真（包括 AI 引擎 graph、PL 逻辑以及基于 XRT 的主机应用）以控制 AI 引擎和 PL，则应使用 Vitis™ 软件仿真流程。软件仿真流程使用基于 HLS 的内核或基于 RTL 的内核的 C 语言模型，以便与 AI 引擎 graph 对接，并使用同样可在硬件上运行的主机代码对其进行控制。此流程包含 AI 引擎的 x86 功能模型以及用于对未定时的 PS 进行建模的 Arm® QEMU 仿真器。

最后，当您准备好对整个系统（包括 AI 引擎 graph 和 PL 逻辑以及用于控制 AI 引擎和 PL 的基于 XRT 的主机应用）进行仿真后，您应针对特定开发板和平台使用 Vitis 硬件仿真流程。此流程包括 AI 引擎的 SystemC 模型，以及用于 NoC、DDR 存储器、PL 内核 (RTL) 和 PS（在 QEMU 上运行）的传输事务级 SystemC 模型。您也可为自己的平台或设计包含 RTL 逻辑和测试激励文件 PL 逻辑。

下表列出了 4 种仿真流程及其是否支持功能级或性能级调试，以及源代码调试的支持级别。此外还提供了有关在您的 AI 引擎设计开发的相应阶段内如何使用这些仿真流程的建议。