AI 引擎/可编程逻辑集成 - 2022.1 简体中文

Versal ACAP AI 引擎编程环境 用户指南 (UG1076)

Document ID
UG1076
Release Date
2022-05-25
Version
2022.1 简体中文

准备好与可编程逻辑 (PL) 对接后,需要决定要对接的平台。平台是全包式镜像,其中定义了硬件 (XSA) 和软件(裸机和/或 Linux)。XSA 包含平台的硬件描述,其描述在 Vivado® Design Suite 内定义,软件则使用裸机设计来定义或者使用通过 PetaLinux 定义的 Linux 镜像来定义。根据应用的需求,您可能会决定使用赛灵思提供的示例参考平台,或者使用由您的组织自行创建的定制平台。

赛灵思建议对接 PLIO 端口属性,这些属性表示跨 AI 引擎到 PL 边界的外部串流连接。PLIO 表示对接 PL 的 ADF graph 接口。例如,此 PL 可以是 PL 内核、表示信号源或宿端的平台 IP,或者也可以是用于将 ADF graph 对接到存储器的数据移动器。

或者,接口连接也可以采用 GMIO 端口属性,这些属性表示往来全局存储器的外部存储器映射连接。如需了解有关这些属性的详细信息,请参阅 graph 编程模型