Vitis IDE 中的New Application ProjectWizard（新建应用工程向导）最后一页（如下图所示）显示了可用于您的设计的应用模板列表。选择模板会创建 AI 引擎 graph 应用样本，并导入必要的源代码，以便您构建并检验应用仿真设计的不同要素。
图 1.
AI 引擎应用模板
模板工程展示了 AI 引擎编程的基本功能特性。您可学习这些模板、将其用作为您自己的工程的起点，或者混用搭配这些功能特性来创建您自己的复杂计算 graph。下表描述了其中部分的模板。
| 模板名称 | 描述 | 更多信息 |
|---|---|---|
| AI Engine, PL and PS System Design（AI 引擎、PL 和 PS 系统设计） | 此设计演示的是在系统内将 AI 引擎阵列与可编程逻辑和处理器系统加以集成的方法。它会执行硬件协同仿真和硬件实现。 | 使用 Vitis 工具流程来集成应用 |
| Async Buffer（异步缓冲器） | 此 graph 用于演示异步窗口 API。 | 异步窗口访问 |
| Async RTP Control Iterative（异步 RTP 控制迭代） | 此 graph 用于演示异步 RTP 更新和运行搭配指定测试迭代的简单使用方法。 | graph 执行控制 |
| C++ template example（C++ 模板示例） | 此示例演示了 C++ 模板数据类型和状态封装。 | C++ 模板支持 |
| GMIO Bandwidth（GMIO 带宽） | 此 graph 用于演示 GMIO 性能剖析。 | 配置 input_gmio/output_gmio |
| Mapping Placement（映射布局） | 此模板 graph 带有可重定位的内核映射和内核位置约束。 | 位置约束 |
| Shim Constraints（Shim 约束） | 此 graph 用于演示 AI 引擎到 PL 接口边界上的物理通道分配约束。 | AI 引擎/可编程逻辑集成 |
| Simple（简单） | 简单的 2 内核 graph，具有基于窗口的数据通信。 | 基于窗口的访问 |
| Simple 128 Bit Interface（简单 128 位接口） | 此 graph 用于演示 AI 引擎与 PL 之间的 128 位接口。 | 配置 input_plio/output_plio |
| Simple 64 Bit Interface（简单 64 位接口） | 此 graph 用于演示 AI 引擎与 PL 之间的 64 位接口。 | 配置 input_plio/output_plio |
| Simple Bypass（简单旁路） | 此 graph 用于演示如何使用内核旁路。 | 内核旁路 |
| Simple Margin（简单裕度） | 此 graph 用于演示如何使用窗口内的裕度（重叠窗口）。 | 基于窗口的访问 |
| Simple Packet Split Merge（简单的包拆分合并） | 此 graph 用于演示包串流数据的简单拆分与合并。 | 显式包切换 |
| Simple Param（简单参数） | 简单的 1 内核 graph，具有使用外部触发器的标量参数更新。 | 执行运行时数据参数 |
| Simple Single Buffer（简单的单缓冲器） | 此 graph 演示了连接上的单缓冲器约束。 | 缓冲器分配控制 |
| Single Node Graph（单节点 graph） | 这是简单的单节点 graph，其中具有演示窗口（单缓冲器和双缓冲器）、串流和 RTP 阵列连接。 | 单内核开发 |
| Stream Switch FIFO（串流交换机 FIFO） | 此 graph 用于演示如何使用串流交换机 FIFO 来避免再收敛的串流出现死锁。 | FIFO 深度 |