平台是全包式镜像，其中定义了硬件 (XSA) 和软件（裸机和/或 Linux）。XSA 包含平台的硬件描述，其描述在 Vivado Design Suite 内定义，软件则使用裸机设计来定义或者使用通过 PetaLinux 定义的 Linux 镜像来定义。
平台类型
平台有多种不同类型：
- 基础平台：基础平台是由赛灵思提供的平台（例如，
xilinx_vck190_base_202210_1），通常目标为赛灵思开发板。如果平台被称为基础平台，这表示它是静态平台。对于静态平台，硬件链接结果包含完整的比特配置。系统启动期间，会加载此完整比特。当主机应用执行 XCLBIN 文件时，它仅从 XCLBIN 读取元数据。 - DFX 平台：DFX 平台可在运行时期间动态加载内核 PL 配置。当系统启动时，仅加载硬件平台。当主机应用下载 XCLBIN 文件后，它会运行 DFX 区域的部分重配置，并从 XCLBIN 读取元数据。例如，
xilinx_vck190_base_dfx_202210_1平台包含一个 DFX 区域，其中包含 AI 引擎和 PL 内核。 - 定制平台：您可通过扩展或者重新自定义基础平台或基础 DFX 平台来创建定制平台，也可以创建新平台作为定制平台。开始平台开发时，使用来自赛灵思的基础平台或基础 DFX 平台作为参考开发平台有助于创建您的定制平台。
本章以基础平台 xilinx_vck190_base_202210_1 为例，为您展示命令的使用方式。如以 DFX 平台 xilinx_vck190_base_dfx_202210_1 为目标，请参阅 以 DFX 平台为目标。
定制平台
您可通过重新自定义现有基础平台（例如，更改 AI 引擎时钟频率、可编程逻辑 (PL) 中可用的时钟、更改存储器控制器设置）来创建平台，或者也可以创建以赛灵思开发板或非赛灵思开发板为目标的新平台。创建平台允许您提供自己的 IP 或子系统以满足您的需求。如需了解有关平台创建流程的信息，请参阅 Vitis 统一软件平台文档：应用加速开发(UG1393) 中的在 Vitis 中创建嵌入式平台 。
平台时钟设置
平台具有各种时钟设置：处理器、PL 和 AI 引擎时钟设置。下表显示了上述各种时钟设置。
| 时钟 | 描述 |
|---|---|
| AI 引擎 | 可在平台内通过 AI 引擎 IP 来配置。 |
| 处理器 | 可在平台内通过 CIPS IP 来配置。 |
| 可编程逻辑 (PL) | 可包含多个时钟，并且可在平台内配置。 |
| NoC | 与器件相关，可在平台内通过 CIPS 和 NoC IP 来配置。 |
|
|
如需了解有关平台时钟设置的更多信息，请参阅 Vitis 统一软件平台文档：应用加速开发(UG1393)。如需了解有关 Versal 器件时钟的信息，请参阅 Versal AI Core 系列数据手册：DC 和 AC 开关特性(DS957)。