要对整个系统（包括 AI 引擎 graph 和 PL 逻辑以及用于控制 AI 引擎和 PL 的基于 XRT 的主机应用）进行仿真，您必须针对特定开发板和平台使用 Vitis 硬件仿真流程。此流程包括 AI 引擎的 SystemC 模型，以及用于 NoC、DDR 存储器、PL 内核 (RTL) 和 PS（在 QEMU 上运行）的传输事务级 SystemC 模型。您也可为自己的平台或设计包含 RTL 逻辑和测试激励文件 PL 逻辑。如需了解有关此流程的详细信息，请参阅 运行硬件仿真。
要对整个系统（包括 AI 引擎 graph 和 PL 逻辑以及用于控制 AI 引擎和 PL 的基于 XRT 的主机应用）进行仿真，您必须针对特定开发板和平台使用 Vitis 硬件仿真流程。此流程包括 AI 引擎的 SystemC 模型，以及用于 NoC、DDR 存储器、PL 内核 (RTL) 和 PS（在 QEMU 上运行）的传输事务级 SystemC 模型。您也可为自己的平台或设计包含 RTL 逻辑和测试激励文件 PL 逻辑。如需了解有关此流程的详细信息，请参阅 运行硬件仿真。