AI 引擎与 PL 内核数据通信 - 2022.1 简体中文

AI 引擎内核编码 最佳实践指南 (UG1079)

Document ID
UG1079
Release Date
2022-05-25
Version
2022.1 简体中文

AI 引擎阵列接口包含各种模块,用于在 AI 引擎与 PL 内核之间使用 AXI4-Stream 连接进行通信。通常,PL 接口通过串流接口来生成或耗用数据。这些接口通过 AI 引擎串流与 AI 引擎内核相连。基于 AI 引擎内核传递的是窗口数据或串流数据,可能涉及 DMA 和乒乓缓冲器。

请注意,PL 内核的运行频率低于 AI 引擎内核。数据必须跨 AI 引擎时钟与 PL 时钟之间的时钟域 (CDC)。 Vitis™ 环境会自动处理 CDC 路径。建议尽可能将 PL 内核频率作为 AI 引擎频率的整数因子来运行。例如,作为 AI 引擎时钟频率的 ½ 或 ¼。

如需了解有关 AI 引擎到 PL 的速率匹配注意事项的更多信息,请参阅 Versal ACAP AI 引擎编程环境用户指南 (UG1076)